Visualizza wikitesto di Sistemi e tecnologie elettroniche/Circuiti logici: specifiche funzionali

{{Sistemi e tecnologie elettroniche}}
==Segnali logici==
In elettronica gli stati logici 0 e 1 sono associati ai due valori di tensione alta <math>V_H \approx V_{AL}</math> e bassa <math>V_L \approx \text{GND} =0</math>:
* convenzione '''logica positiva''': 1 ⟷ <math>V_H</math>  |  0 ⟷ <math>V_L</math>
* convenzione '''logica negativa''': 0 ⟷ <math>V_H</math>  |  1 ⟷ <math>V_L</math>

Si definisce una tensione di soglia <math>V_{TR}</math> al di sotto della quale il segnale analogico viene riconosciuto nello stato logico ''L'', e viceversa.

===Compatibilità tra porte===
[[File:Compatibilità tra porte logiche.png|thumb|left]]

Per '''compatibilità''' si intende la capacità di circuiti connessi in cascata di scambiarsi correttamente stati logici: gli ingressi devono interpretare correttamente i livelli di tensione.

Per un segnale analogico proveniente dall'uscita di un circuito digitale, sono definiti due valori limite di tensione:
* <math>V_{OH}</math> è il valore di tensione minimo per l'uscita ''U'' allo stato ''H'';
* <math>V_{OL}</math> è il valore di tensione massimo per l'uscita ''U'' allo stato ''L''.

Affinché questo segnale venga riconosciuto correttamente all'ingresso di un circuito digitale, sono definiti altri due valori limite:
* <math>V_{IH} \leq V_{OH}</math> è il valore di tensione minimo per l'ingresso ''I'' allo stato ''H'';
* <math>V_{IL} \geq V_{OL}</math> è il valore di tensione massimo per l'ingresso ''I'' allo stato ''L''.

Due circuiti logici appartenenti alla stessa '''famiglia logica''' hanno le stesse caratteristiche elettriche (alimentazione, tensioni e correnti di uscita e di ingresso, ritardi, consumo) → sono elettricamente compatibili tra di loro.

===Comparatore di soglia===
Conviene evitare valori limite ingresso-uscita uguali garantendo un '''margine di rumore''' per ridurre l'effetto dei disturbi:
:<math>\begin{cases} V_{IH} < V_{OH} \\
V_{IL} > V_{OL} \end{cases} \Rightarrow \begin{cases} {\text{NM}}_H = V_{OH} - V_{IH} \\
{\text{NM}}_L = V_{IL} - V_{OL} \end{cases}</math>

Per recuperare un segnale digitale disturbato, si può interporre fra due circuiti digitali un '''comparatore di soglia''', un modulo che realizza una funzione a gradino: converte un ingresso analogico, in base a un unico valore di soglia <math>S</math>, in un valore logico/binario in uscita.

Se il segnale è molto disturbato e oscilla frequentemente attorno al valore di soglia, è preferibile usare un comparatore di soglia con '''istèresi''', che ha due valori di soglia <math>S_1</math> e <math>S_2</math>: il valore di soglia <math>S_1</math> viene attivato quando il segnale è crescente nel tempo (da ''L'' a ''H''), e viceversa. Il trigger di Schmitt è un circuito che approssima il comportamento del comparatore di soglia con isteresi.

==Invertitori ''R''-switch==
===Invertitore ''n''MOS: uscita a vuoto (<math>R_L \rightarrow + \infty</math>)===
L'invertitore a transistore ''n''MOS è costituito da una '''resistenza di pull-up''' <math>R_{PU}</math> verso l'alimentazione <math>V_{AL}</math> e da un interruttore a transistore ''n''MOS verso massa <math>\text{GND}</math>:
* ''I'' = ''L'', ''U'' = ''H'': la tensione di ingresso <math>V_I=V_{GS}=0</math> è minore della tensione di soglia <math>V_{th}</math> → il transistore è aperto e in interdizione → la corrente che scorre nella resistenza di pull-up <math>R_PU</math> è nulla → la tensione di uscita <math>V_O</math> è "portata su" alla tensione di alimentazione <math>V_{AL}</math>;
* ''I'' = ''H'', ''U'' = ''L'': la tensione di ingresso <math>V_I=V_{GS}</math> è maggiore della tensione di soglia <math>V_{th}</math> → il transistore è chiuso e in conduzione → la tensione <math>V_{DS}</math> di pull-down è nulla → la tensione di uscita <math>V_O</math> è "portata giù" a massa (<math>V_O=0</math>).

Se si considerano anche le non idealità dell'invertitore:
* ''U'' = ''L'': la tensione <math>V_{AL}</math> si ripartisce anche sulla resistenza <math>R_{\text{on}}</math>;
* ''U'' = ''H'': una parte della corrente si disperde nella corrente di perdita <math>I_{\text{off}}</math>.

[[File:Caratteristica nm invertitore.jpg|thumb|Transcaratteristica di un invertitore reale]]

La '''transcaratteristica''' <math>V_O \left( V_I \right)</math> di un invertitore reale non è brusca ma segue una variazione continua e graduale attraverso uno stato logico non definito. Quando l'uscita è allo stato basso ''L'' la resistenza di pull-up dissipa potenza.

Sulla transcaratteristica, i valori limite di tensione sono definiti di solito come i punti in cui le tangenti al grafico hanno pendenza 45°.

===Invertitore ''n''MOS: carico resistivo <math>R_L</math>===
Se il carico <math>R_L</math> è collegato verso massa, la tensione <math>V_O</math> è inferiore a quella che si ottiene nel caso di carico ideale:
{| class=wikitable style="margin-left: auto; margin-right: auto; text-align: center"
! ''U'' = ''L''
! ''U'' = ''H''
|-
| <math>V_O= \frac{R_L || R_{\text{on}}}{R_L || R_{\text{on}} + R_{PU}} V_{AL} > \frac{R_{\text{on}}}{R_{\text{on}} + R_{PU}} V_{AL}</math>
| <math>V_O = \frac{R_L}{R_L + R_{PU}} V_{AL} - I_{\text{off}} \left( R_{PU} || R_L \right) > V_{AL} - I_{\text{off}} R_{PU}</math>
|}

Viceversa, se il carico è collegato verso massa, la tensione <math>V_O</math> è superiore a quella che si ottiene nel caso di carico ideale.

===Invertitore ''p''MOS===
Poiché nel transistore ''p''MOS le posizioni di source e drain risultano scambiate,<ref>La corrente deve scorrere dall'alimentazione verso massa.</ref> se esso venisse collegato verso massa la sua tensione di gate <math>V_{GS}</math> sarebbe controllata anche dalla tensione di uscita <math>V_{DS} \equiv V_O</math> → non sarebbe un invertitore:
:<math>V_{GS}=V_I-V_{DS}</math>

L'invertitore a transistore ''p''MOS ha quindi una '''resistenza di pull-down''' <math>R_{PD}</math> verso massa, in modo che il controllo della commutazione dell'invertitore sia esercitato dalla sola tensione di ingresso:
:<math>V_{GS} =V_I-V_{AL}</math>

La scelta della tensione di soglia <math>V_{th}</math> ha delle restrizioni:
* aperto/interdizione: <math>V_I=V_{AL} \Rightarrow V_{GS} =0 > V_{th} \Rightarrow V_O=0</math> (la tensione di soglia <math>V_{th}</math> dev'essere negativa);
* chiuso/conduzione: <math>V_I=0 \Rightarrow V_{GS} =-V_{AL} < V_{th}  \Rightarrow V_O=V_{AL}</math> (la tensione di soglia <math>V_{th}</math> dev'essere minore (in valore assoluto) della tensione di alimentazione <math>V_{AL}</math>).

==Invertitore CMOS==
===Uscita a vuoto===
[[File:CMOS inverter.png|thumb]]

In un '''invertitore CMOS''' (o a MOS complementari) entrano alternativamente in funzione due transistori di polarità opposte: l<nowiki>'</nowiki>''n''MOS sostituisce la resistenza di pull-down <math>R_{PD}</math>, il ''p''MOS la resistenza di pull-up <math>R_{PU}</math>, e ciascun transistore ha il terminale di drain verso quello dell'altro. Ogni transistore è caratterizzato da una propria tensione di soglia:
* ''n''MOS: la tensione di soglia <math>{V_{th}}_n</math> deve essere positiva e minore della tensione di alimentazione <math>V_{AL}</math>;
* ''p''MOS: la tensione di soglia <math>{V_{th}}_p</math> deve essere negativa e maggiore della tensione di alimentazione <math>-V_{AL}</math>.

La tensione d'ingresso <math>V_I={V_{GS}}_n</math> è applicata al transistore ''n''MOS di pull-down → sul transistore ''p''MOS di pull-up è applicata una tensione:
:<math>{V_{GS}}_p=V_I-V_{AL}</math>

Se <math>\left| {V_{th}}_p \right| < V_{AL} - {V_{th}}_n</math>, a seconda della tensione di ingresso <math>V_I</math> si distinguono tre casi:
* <math>0<V_I< {V_{th}}_n</math>: ''n''MOS interdetto, ''p''MOS in conduzione → ''U'' = ''H'': il carico è portato all'alimentazione;<ref>Si suppone un carico ideale: <math>R_L \to + \infty \Rightarrow I= 0</math>.</ref>
* <math>{V_{\text{th}}}_p <V_I<0</math>: ''n''MOS in conduzione, ''p''MOS interdetto → ''U'' = ''L'': il carico è portato a massa;
* <math>{V_{th}}_p <V_I< {V_{th}}_n</math>: ''n''MOS in conduzione, ''p''MOS in conduzione → l'uscita non corrisponde a uno stato logico definito.

Ciascun transistore ammette la rappresentazione circuitale di perdita.

Un invertitore CMOS è anche rappresentabile con due interruttori ''p''-switch e ''n''-switch oppure con un unico deviatore.

;Vantaggi rispetto agli invertitori ''R''-switch:
* sono fisicamente molto più piccoli rispetto agli invertitori ''R''-switch;
* hanno una struttura simmetrica e un comportamento simmetrico negli stati ''H'' e ''L'';
* in condizioni statiche hanno in entrambi gli stati un consumo di potenza trascurabile;
* hanno una transcaratteristica <math>V_O \left( V_I \right)</math> di pendenza maggiore rispetto a quella degli invertitori ''R''-switch → la regione in cui lo stato logico non è definito è molto più stretta → migliori prestazioni logiche. Se la pendenza è idealmente verticale, lo stato logico non definito coincide con l'unica tensione di soglia <math>V_TR</math>.

==Note==
<references />
[[Categoria:Sistemi e tecnologie elettroniche|Circuiti logici: specifiche funzionali]]