Sistemi e tecnologie elettroniche/Circuiti logici: specifiche funzionali

Segnali logici

In elettronica gli stati logici 0 e 1 sono associati ai due valori di tensione alta $V_H\approx V_{AL}$ e bassa $V_L\approx \text{GND}=0$:

• convenzione logica positiva: 1 ⟷ $V_H$ | 0 ⟷ $V_L$
• convenzione logica negativa: 0 ⟷ $V_H$ | 1 ⟷ $V_L$

Si definisce una tensione di soglia $V_{TR}$ al di sotto della quale il segnale analogico viene riconosciuto nello stato logico L, e viceversa.

Compatibilità tra porte

Per compatibilità si intende la capacità di circuiti connessi in cascata di scambiarsi correttamente stati logici: gli ingressi devono interpretare correttamente i livelli di tensione.

Per un segnale analogico proveniente dall'uscita di un circuito digitale, sono definiti due valori limite di tensione:

• $V_{OH}$ è il valore di tensione minimo per l'uscita U allo stato H;
• $V_{OL}$ è il valore di tensione massimo per l'uscita U allo stato L.

Affinché questo segnale venga riconosciuto correttamente all'ingresso di un circuito digitale, sono definiti altri due valori limite:

• $V_{IH}\le V_{OH}$ è il valore di tensione minimo per l'ingresso I allo stato H;
• $V_{IL}\ge V_{OL}$ è il valore di tensione massimo per l'ingresso I allo stato L.

Due circuiti logici appartenenti alla stessa famiglia logica hanno le stesse caratteristiche elettriche (alimentazione, tensioni e correnti di uscita e di ingresso, ritardi, consumo) → sono elettricamente compatibili tra di loro.

Comparatore di soglia

Conviene evitare valori limite ingresso-uscita uguali garantendo un margine di rumore per ridurre l'effetto dei disturbi:

$\{\begin{array}{c}{V}_{IH}<V_{OH}\\ V_{IL}>V_{OL}\end{array}\Rightarrow \{\begin{array}{c}{\text{NM}}_H=V_{OH}-V_{IH}\\ {\text{NM}}_L=V_{IL}-V_{OL}\end{array}$

Per recuperare un segnale digitale disturbato, si può interporre fra due circuiti digitali un comparatore di soglia, un modulo che realizza una funzione a gradino: converte un ingresso analogico, in base a un unico valore di soglia $S$, in un valore logico/binario in uscita.

Se il segnale è molto disturbato e oscilla frequentemente attorno al valore di soglia, è preferibile usare un comparatore di soglia con istèresi, che ha due valori di soglia $S_1$ e $S_2$: il valore di soglia $S_1$ viene attivato quando il segnale è crescente nel tempo (da L a H), e viceversa. Il trigger di Schmitt è un circuito che approssima il comportamento del comparatore di soglia con isteresi.

Invertitori R-switch

Invertitore nMOS: uscita a vuoto ($R_L\to +\mathrm{\infty }$)

L'invertitore a transistore nMOS è costituito da una resistenza di pull-up $R_{PU}$ verso l'alimentazione $V_{AL}$ e da un interruttore a transistore nMOS verso massa $\text{GND}$:

• I = L, U = H: la tensione di ingresso $V_I=V_{GS}=0$ è minore della tensione di soglia $V_{th}$ → il transistore è aperto e in interdizione → la corrente che scorre nella resistenza di pull-up $R_{P}U$ è nulla → la tensione di uscita $V_O$ è "portata su" alla tensione di alimentazione $V_{AL}$;
• I = H, U = L: la tensione di ingresso $V_I=V_{GS}$ è maggiore della tensione di soglia $V_{th}$ → il transistore è chiuso e in conduzione → la tensione $V_{DS}$ di pull-down è nulla → la tensione di uscita $V_O$ è "portata giù" a massa ($V_O=0$).

Se si considerano anche le non idealità dell'invertitore:

• U = L: la tensione $V_{AL}$ si ripartisce anche sulla resistenza $R_{\text{on}}$;
• U = H: una parte della corrente si disperde nella corrente di perdita $I_{\text{off}}$.

Transcaratteristica di un invertitore reale

La transcaratteristica $V_O\left(V_I\right)$ di un invertitore reale non è brusca ma segue una variazione continua e graduale attraverso uno stato logico non definito. Quando l'uscita è allo stato basso L la resistenza di pull-up dissipa potenza.

Sulla transcaratteristica, i valori limite di tensione sono definiti di solito come i punti in cui le tangenti al grafico hanno pendenza 45°.

Invertitore nMOS: carico resistivo $R_L$

Se il carico $R_L$ è collegato verso massa, la tensione $V_O$ è inferiore a quella che si ottiene nel caso di carico ideale:

U = L	U = H
$V_O=\frac{R_L||R_{\text{on}}}{R_L||R_{\text{on}}+R_{PU}}{V}_{AL}>\frac{R_{\text{on}}}{R_{\text{on}}+R_{PU}}{V}_{AL}$	$V_O=\frac{R_L}{R_L+R_{PU}}{V}_{AL}-I_{\text{off}}(R_{PU}||R_L)>V_{AL}-I_{\text{off}}{R}_{PU}$

Viceversa, se il carico è collegato verso massa, la tensione $V_O$ è superiore a quella che si ottiene nel caso di carico ideale.

Invertitore pMOS

Poiché nel transistore pMOS le posizioni di source e drain risultano scambiate, se esso venisse collegato verso massa la sua tensione di gate $V_{GS}$ sarebbe controllata anche dalla tensione di uscita $V_{DS}\equiv V_O$ → non sarebbe un invertitore:

$V_{GS}=V_I-V_{DS}$

L'invertitore a transistore pMOS ha quindi una resistenza di pull-down $R_{PD}$ verso massa, in modo che il controllo della commutazione dell'invertitore sia esercitato dalla sola tensione di ingresso:

$V_{GS}=V_I-V_{AL}$

La scelta della tensione di soglia $V_{th}$ ha delle restrizioni:

• aperto/interdizione: $V_I=V_{AL}\Rightarrow V_{GS}=0>V_{th}\Rightarrow V_O=0$ (la tensione di soglia $V_{th}$ dev'essere negativa);
• chiuso/conduzione: $V_I=0\Rightarrow V_{GS}=-V_{AL}<V_{th}\Rightarrow V_O=V_{AL}$ (la tensione di soglia $V_{th}$ dev'essere minore (in valore assoluto) della tensione di alimentazione $V_{AL}$).

Invertitore CMOS

Uscita a vuoto

In un invertitore CMOS (o a MOS complementari) entrano alternativamente in funzione due transistori di polarità opposte: l'nMOS sostituisce la resistenza di pull-down $R_{PD}$, il pMOS la resistenza di pull-up $R_{PU}$, e ciascun transistore ha il terminale di drain verso quello dell'altro. Ogni transistore è caratterizzato da una propria tensione di soglia:

• nMOS: la tensione di soglia ${V_{th}}_n$ deve essere positiva e minore della tensione di alimentazione $V_{AL}$;
• pMOS: la tensione di soglia ${V_{th}}_p$ deve essere negativa e maggiore della tensione di alimentazione $-V_{AL}$.

La tensione d'ingresso $V_I={V_{GS}}_n$ è applicata al transistore nMOS di pull-down → sul transistore pMOS di pull-up è applicata una tensione:

${V_{GS}}_p=V_I-V_{AL}$

Se $\left|{V_{th}}_p\right|<V_{AL}-{V_{th}}_n$, a seconda della tensione di ingresso $V_I$ si distinguono tre casi:

• $0<V_I<{V_{th}}_n$: nMOS interdetto, pMOS in conduzione → U = H: il carico è portato all'alimentazione;
• ${V_{\text{th}}}_p<V_I<0$: nMOS in conduzione, pMOS interdetto → U = L: il carico è portato a massa;
• ${V_{th}}_p<V_I<{V_{th}}_n$: nMOS in conduzione, pMOS in conduzione → l'uscita non corrisponde a uno stato logico definito.

Ciascun transistore ammette la rappresentazione circuitale di perdita.

Un invertitore CMOS è anche rappresentabile con due interruttori p-switch e n-switch oppure con un unico deviatore.

Vantaggi rispetto agli invertitori R-switch

• sono fisicamente molto più piccoli rispetto agli invertitori R-switch;
• hanno una struttura simmetrica e un comportamento simmetrico negli stati H e L;
• in condizioni statiche hanno in entrambi gli stati un consumo di potenza trascurabile;
• hanno una transcaratteristica $V_O\left(V_I\right)$ di pendenza maggiore rispetto a quella degli invertitori R-switch → la regione in cui lo stato logico non è definito è molto più stretta → migliori prestazioni logiche. Se la pendenza è idealmente verticale, lo stato logico non definito coincide con l'unica tensione di soglia $V_{T}R$.