Visualizza wikitesto di Sistemi e tecnologie elettroniche/Circuiti logici: caratteristiche elettriche e interfacciamento

{{Sistemi e tecnologie elettroniche}}
==Invertitore CMOS con carico resistivo <math>R_L</math>==
<div style="text-align: center"><gallery mode=nolines widths=200px heights=250px>
File:H-state CMOS inverter with resistive load.png|Circuito equivalente di un invertitore CMOS allo stato alto ''H'' collegato a un carico resistivo <math>R_L</math> verso massa
L-state CMOS inverter with resistive load.png|Circuito equivalente di un invertitore CMOS allo stato basso ''L'' collegato a un carico resistivo <math>R_C</math> verso l'alimentazione
</gallery></div>

===Uscita a stato ''H'', carico verso massa===
[[File:Characteristic of a H-state CMOS inverter.png|thumb|left|Caratteristica di un invertitore CMOS allo stato alto ''H'' collegato a un carico resistivo <math>R_L</math> verso massa]]

Il circuito impone una retta di carico sulla resistenza <math>R_L</math> di carico:<ref>È chiamata resistenza <math>R_{OH}</math> la resistenza di perdita <math>{R_{\text{on}}}_p</math> del transistore ''p''MOS quando l'uscita dell'inverter è allo stato alto ''H'', e viceversa per la resistenza <math>R_{OL}</math>. L'altro effetto di non idealità, la corrente di perdita <math>I_{\text{off}}</math>, verrà sempre trascurato.</ref>
:<math>\begin{cases} V_O = V_{AL} + R_{OH} I_O \\
V_O = - R_L I_O \end{cases} \Rightarrow I_O = - \frac{V_{AL}}{R_{OH} + R_L}</math>

La resistenza di carico <math>R_L</math> non deve essere troppo piccola affinché il punto di funzionamento del circuito non esca dal valore limite <math>V_{OH}</math>:
:<math>\begin{cases} U=H \Rightarrow V_O > V_{OH} \\ I_O \left( V_O \right) = \frac{V_O - V_{AL}}{R_{OH}}  \end{cases} \Rightarrow \begin{cases} I_O \left( V_O \right) > I_O \left( V_{OH} \right) \equiv I_{OH} \\
I_O \left( V_O \right) = - \frac{V_{AL}}{R_{OH} + R_L \left( V_O \right) } \end{cases} \Rightarrow R_L \left( V_O \right) > R_L \left( V_{OH} \right)</math>
{{clear|left}}
===Uscita a stato ''L'', carico verso alimentazione===
[[File:Characteristic of a L-state CMOS inverter.png|thumb|left|Caratteristica di un invertitore CMOS allo stato basso ''L'' collegato a un carico resistivo <math>R_C</math> verso l'alimentazione]]

Il circuito impone una retta di carico sulla resistenza <math>R_{OL}</math> di perdita dell'inverter:
:<math>\begin{cases} V_O = V_{AL} - R_C I_O \\
V_O = R_{OL} I_O \end{cases} \Rightarrow I_O = \frac{V_{AL}}{R_{OL} + R_C}</math>

La resistenza di carico <math>R_C</math> non deve essere troppo piccola affinché il punto di funzionamento del circuito non esca dal valore limite <math>V_{OL}</math>:
:<math>\begin{cases} U=L \Rightarrow V_O < V_{OL} \\
I_O \left( V_O \right) = \frac{V_O - V_{AL}}{R_C} \end{cases} \Rightarrow \begin{cases} I_O \left( V_O \right) < I_O \left( V_{OL} \right) \equiv I_{OL} \\
I_O \left( V_O \right) = \frac{V_{AL}}{R_{OL} + R_C \left( V_O \right)} \end{cases} \Rightarrow R_C \left( V_O \right) > R_C \left( V_{OL} \right)</math>
{{clear|left}}

==Invertitori con carico capacitivo==
La presenza di una capacità nel carico introduce degli effetti capacitivi di ritardo: le commutazioni non sono istantanee.

Nella realtà sono presenti anche degli effetti induttivi che introducono delle piccole oscillazioni nel segnale.

===Ritardi di transizione===
Si definisce '''tempo di transizione''' l'intervallo di tempo impiegato dal segnale per variare la sua ampiezza tra il 10% e il 90%. Si distinguono il '''tempo di salita''' <math>t_r</math> e il '''tempo di discesa''' <math>t_f</math>:
[[File:Ideal transition times.png|thumb|center]]

Il tempo di transizione <math>\Delta t</math>, sia nel fronte di salita sia nel fronte di discesa, è direttamente proporzionale alla costante di tempo <math>\tau</math>:
:<math>\Delta t = \tau \ln{\frac{0,1 \left( V_H - V_L \right) - V_H}{0,9 \left( V_H - V_L \right) - V_H}} = 2,2 \tau</math>

====Transizione ''L'' → ''H''====
[[File:Circuito transizione LH invertitore CMOS con carico capacitivo.png|thumb]]

Il condensatore passa da circuito aperto a cortocircuito → la tensione di uscita <math>V_B \left( t \right)</math> ha un andamento esponenziale crescente che parte dalla tensione <math>V_{OL}</math> e tende alla tensione <math>V_{OH}</math> con costante di decadimento <math>\tau_{HL} =C_I R_{OH} || R_I \simeq C_I R_{OH}</math>:<ref name=nota55>La resistenza di carico <math>R_I</math> non deve essere troppo piccola perché, quando ad esempio il condensatore è un circuito aperto, la tensione di alimentazione <math>V_A</math> si ripartirebbe in una tensione di uscita <math>V_B</math> troppo piccola → la qualità del segnale viene degradata.</ref>
:<math>V_B \left( t \right) = V_{OH} + \left( V_{OL} - V_{OH} \right) e^{- \frac{t}{\tau_{LH}}}</math>
[[File:Graphs LH transition CMOS inverter with capacitive load.png|thumb|center]]
{{clear|right}}
====Transizione ''H'' → ''L''====
[[File:Circuito transizione HL invertitore CMOS con carico capacitivo.png|thumb]]

Il condensatore passa da cortocircuito a circuito aperto → la tensione di uscita <math>V_B \left(  t \right)</math> ha un andamento esponenziale decrescente che parte dalla tensione <math>V_{OH}</math> e tende alla tensione <math>V_{OL}</math> con costante di decadimento <math>\tau_{LH} = C_I R_{OL} || R_I \simeq C_I R_{OL}</math>:<ref name=nota55 />
:<math>V_B \left( t \right) = V_{OL} + \left( V_{OH} - V_{OL} \right) e^{- \frac{t}{\tau_{HL}}}</math>
[[File:Graphs HL transition CMOS inverter with capacitive load.png|thumb|center]]

====Invertitore ''n''MOS====
[[File:nMOS transition times.png|thumb]]

La resistenza equivalente di uscita vale <math>R_{PU}</math> nello stato ''H'' e <math>R_{OL} || R_{PU} \simeq R_{OL}</math> nello stato ''L'' → è molto più piccola quando l'interruttore è chiuso → la costante di tempo <math>\tau_{LH}</math> del fronte di salita risulta molto più piccola → il tempo di transizione ''L'' → ''H'' è maggiore del tempo di transizione ''H'' → ''L''.

====Invertitore CMOS====
[[File:CMOS transition times.png|thumb|left]]

L'elemento di pull-up non è più passivo ma attivo: cambia il suo valore di resistenza equivalente in funzione dell'ingresso esattamente come fa l'elemento di pull-down → il comportamento dinamico è simmetrico e i tempi di transizione sono entrambi piccoli.

Si possono minimizzare i ritardi riducendo la costante di tempo, in particolare:
* la resistenza equivalente <math>R_O</math> vista ai morsetti del condensatore → la corrente <math>I_O</math> che scorre all'uscita diventa elevata;
* la capacità equivalente <math>C_I</math> → il dispositivo deve essere piccolo (ad esempio, nel transistore MOS la capacità <math>C_{ox}</math>, cioè la capacità equivalente per unità di superficie,<ref>Nel sistema MOS, la superficie è perpendicolare alla lunghezza del canale <math>L</math>.</ref> si estende all'intero volume moltiplicandola per l'area <math>A=W \cdot L</math>) → conferma la legge di Moore.

===Ritardi di propagazione===
Una variazione all'ingresso viene propagata all'uscita con un certo ritardo: si definisce '''tempo di propagazione''' della porta l'intervallo di tempo tra l'istante in cui il segnale d'ingresso ha il 50% di ampiezza e l'istante in cui il segnale d'uscita ha il 50% di ampiezza:
[[File:Propagation times.png|thumb|center|Tempo di propagazione di un invertitore]]
----
[[File:Esempio di circuiti a più ingressi.png|thumb]]

La costante di tempo, e quindi il tempo di transizione, dipende anche dalla parte capacitiva del carico: collegare l'invertitore a un circuito digitale con un numero di ingressi, detto '''fan out''', troppo grande aumenta la capacità equivalente di carico, {{chiarire|rischiando che il tempo di transizione superi il tempo di propagazione e il segnale non abbia il tempo di commutare.}}

==Collegamento a bus==
In un collegamento a bus non è noto a priori il numero di dispositivi logici connessi → bisogna evitare le collisioni, cioè due dispositivi non devono comunicare sul bus in contemporanea.

===Uscita totem pole (TP)===
[[File:CMOS inverter with TP output.png|thumb|Uscita totem pole]]

Collegare tra loro le uscite di più invertitori CMOS può essere pericoloso: siccome i vari segnali di controllo sono indipendenti tra loro, un'errata combinazione di essi può far andare l'alimentazione in cortocircuito.
{{clear|right}}
===Uscita a tre stati (3S)===
[[File:Collegamento CMOS a bus con uscite 3S.png|thumb|Collegamento a bus con uscite a tre stati]]

In un collegamento a bus con '''uscite a tre stati''', ogni circuito ha un '''segnale di enable''', e i segnali di enable vengono attivati uno alla volta da un modulo di controllo per evitare le collisioni:
* segnale di enable <math>\text{OE}</math> allo stato basso ''L'': l'uscita del circuito è abilitata (come totem pole);
* segnale di enable <math>\text{OE}</math> allo stato basso ''H'': l'uscita del circuito viene disabilitata e assume un terzo stato Hi-''Z'' (ad alta impedenza).

Il segnale di enable può essere rappresentato circuitalmente con un unico deviatore a 3 posizioni, di cui una corrisponde allo stato Hi-''Z'', oppure con un altro deviatore in serie all'uscita che abilita o disabilita l'uscita a seconda se chiuso o aperto:
[[File:CMOS inverter with 3S output.png|thumb|center|Due rappresentazioni circuitali per l'uscita a tre stati]]

La non idealità del circuito aperto interpretato nello stato Hi-''Z'' è rappresentabile con una corrente di perdita <math>I_{OZ}</math>.

L'uscita a tre stati è pericolosa se non si può garantire di poter attivare i segnali di enable solo uno alla volta.
{{clear|right}}
===Uscita a collettore aperto (OC)===
[[File:Connection CMOSes to bus through OC outputs.png|thumb|Collegamento a bus con uscite a collettore aperto]]

L<nowiki>'</nowiki>'''uscita a collettore aperto''' (open drain) trova applicazione nella gestione delle richieste di interrupt, dove possono verificarsi più richieste alla volta.

Ogni stadio di uscita è realizzato con un solo interruttore ''n''MOS verso massa.

Tutti gli stadi di uscita sono in parallelo e condividono un'unica resistenza di pull-up <math>R_{PU}</math>:
* '''wired or:''' la linea va nello stato basso ''L'' se anche una sola uscita è chiusa;
* '''wired and:''' la linea va nello stato alto ''H'' solo se tutte le uscite sono aperte.

Nel caso dell'inverter, l'interruttore è chiuso se l'ingresso è allo stato alto ''H'' e viceversa:
* '''operatore NOR''' (uscita 0 quando almeno uno degli ingressi è 1): basta che uno solo degli interruttori sia chiuso perché la linea scenda allo stato basso ''L'';
* '''operatore NAND''' (uscita 0 quando tutti gli ingressi sono 1): tutti gli interruttori devono essere aperti perché la linea salga allo stato alto ''H''.

Collegando <math>n</math> carichi a <math>m</math> uscite OC, è necessario scegliere una resistenza di pull-up <math>R_{PU}</math> che garantisca la compabilità statica, cioè la corrente e la tensione non devono superare i valori limite riconosciuti dai carichi:
:<math>\begin{cases} I_R = m I_O - n I_I : & I_O < I_{OL} \vee I_O > I_{OH} \\
V_O = V_{AL} - I_R R_{PU} : & V_O < V_{OL} \vee V_O > V_{OH} \end{cases} \Rightarrow I_R = \frac{V_{AL} - V_O}{R_{PU}} \begin{cases} > mI_{OH} + nI_{IH} \Rightarrow R_{PU} < R_{\text{max}} \\
< m I_{OL} + n I_{IL} \Rightarrow R_{PU} > R_{\text{min}} \end{cases}</math>

La scelta del valore di resistenza <math>R_{PU}</math> è quindi un compromesso tra due caratteristiche del dispositivo:
* <math>R_{PU} = R_{\text{min}}</math>: massimizza la velocità perché è minore la resistenza equivalente e quindi la costante di tempo <math>\tau</math>;
* <math>R_{PU} = R_{\text{max}}</math>: minimizza la potenza dissipata perché la corrente che scorre attraverso la resistenza <math>R_{PU}</math> è minore.

==Segnali differenziali digitali==
Anche i segnali digitali possono essere trasmessi in modo differenziale: lungo due fili, entrambi riferiti al terzo filo di massa, scorrono due segnali digitali uno invertito all'altro, e il segnale logico di informazione è dato dalla loro differenza.

;Vantaggi
* immunità ai disturbi dall'esterno;
* minor consumo: i gradini dei singoli segnali hanno metà ampiezza del segnale differenziale allo stato alto ''H'' → è richiesta una tensione di alimentazione minore di quella richiesta da un singolo segnale di modo comune di ampiezza doppia.

==Note==
<references />
[[Categoria:Sistemi e tecnologie elettroniche|Circuiti logici: caratteristiche elettriche e interfacciamento]]