Sistemi e tecnologie elettroniche/Circuiti logici: caratteristiche elettriche e interfacciamento

Invertitore CMOS con carico resistivo $R_L$

• 
  Circuito equivalente di un invertitore CMOS allo stato alto H collegato a un carico resistivo $R_L$ verso massa
• 
  Circuito equivalente di un invertitore CMOS allo stato basso L collegato a un carico resistivo $R_C$ verso l'alimentazione

Uscita a stato H, carico verso massa

Caratteristica di un invertitore CMOS allo stato alto H collegato a un carico resistivo $R_L$ verso massa

Il circuito impone una retta di carico sulla resistenza $R_L$ di carico:

$\{\begin{array}{c}{V}_O=V_{AL}+R_{OH}{I}_O\\ V_O=-R_L{I}_O\end{array}\Rightarrow I_O=-\frac{V_{AL}}{R_{OH}+R_L}$

La resistenza di carico $R_L$ non deve essere troppo piccola affinché il punto di funzionamento del circuito non esca dal valore limite $V_{OH}$:

$\{\begin{array}{c}U=H\Rightarrow V_O>V_{OH}\\ I_O\left(V_O\right)=\frac{V_O-V_{AL}}{R_{OH}}\end{array}\Rightarrow \{\begin{array}{c}{I}_O\left(V_O\right)>I_O\left(V_{OH}\right)\equiv I_{OH}\\ I_O\left(V_O\right)=-\frac{V_{AL}}{R_{OH}+R_L\left(V_O\right)}\end{array}\Rightarrow R_L\left(V_O\right)>R_L\left(V_{OH}\right)$

Uscita a stato L, carico verso alimentazione

Caratteristica di un invertitore CMOS allo stato basso L collegato a un carico resistivo $R_C$ verso l'alimentazione

Il circuito impone una retta di carico sulla resistenza $R_{OL}$ di perdita dell'inverter:

$\{\begin{array}{c}{V}_O=V_{AL}-R_C{I}_O\\ V_O=R_{OL}{I}_O\end{array}\Rightarrow I_O=\frac{V_{AL}}{R_{OL}+R_C}$

La resistenza di carico $R_C$ non deve essere troppo piccola affinché il punto di funzionamento del circuito non esca dal valore limite $V_{OL}$:

$\{\begin{array}{c}U=L\Rightarrow V_O<V_{OL}\\ I_O\left(V_O\right)=\frac{V_O-V_{AL}}{R_C}\end{array}\Rightarrow \{\begin{array}{c}{I}_O\left(V_O\right)<I_O\left(V_{OL}\right)\equiv I_{OL}\\ I_O\left(V_O\right)=\frac{V_{AL}}{R_{OL}+R_C\left(V_O\right)}\end{array}\Rightarrow R_C\left(V_O\right)>R_C\left(V_{OL}\right)$

Invertitori con carico capacitivo

La presenza di una capacità nel carico introduce degli effetti capacitivi di ritardo: le commutazioni non sono istantanee.

Nella realtà sono presenti anche degli effetti induttivi che introducono delle piccole oscillazioni nel segnale.

Ritardi di transizione

Si definisce tempo di transizione l'intervallo di tempo impiegato dal segnale per variare la sua ampiezza tra il 10% e il 90%. Si distinguono il tempo di salita $t_r$ e il tempo di discesa $t_f$:

Il tempo di transizione $\mathrm{\Delta }t$, sia nel fronte di salita sia nel fronte di discesa, è direttamente proporzionale alla costante di tempo $\tau$:

$\mathrm{\Delta }t=\tau \ln \frac{0,1(V_H-V_L)-V_H}{0,9(V_H-V_L)-V_H}=2,2\tau$

Transizione L → H

Il condensatore passa da circuito aperto a cortocircuito → la tensione di uscita $V_B\left(t\right)$ ha un andamento esponenziale crescente che parte dalla tensione $V_{OL}$ e tende alla tensione $V_{OH}$ con costante di decadimento ${\tau }_{HL}=C_I{R}_{OH}||R_I\simeq C_I{R}_{OH}$:

$V_B\left(t\right)=V_{OH}+(V_{OL}-V_{OH})e^{-\frac{t}{{\tau }_{LH}}}$

Transizione H → L

Il condensatore passa da cortocircuito a circuito aperto → la tensione di uscita $V_B\left(t\right)$ ha un andamento esponenziale decrescente che parte dalla tensione $V_{OH}$ e tende alla tensione $V_{OL}$ con costante di decadimento ${\tau }_{LH}=C_I{R}_{OL}||R_I\simeq C_I{R}_{OL}$:

$V_B\left(t\right)=V_{OL}+(V_{OH}-V_{OL})e^{-\frac{t}{{\tau }_{HL}}}$

Invertitore nMOS

La resistenza equivalente di uscita vale $R_{PU}$ nello stato H e $R_{OL}||R_{PU}\simeq R_{OL}$ nello stato L → è molto più piccola quando l'interruttore è chiuso → la costante di tempo ${\tau }_{LH}$ del fronte di salita risulta molto più piccola → il tempo di transizione L → H è maggiore del tempo di transizione H → L.

Invertitore CMOS

L'elemento di pull-up non è più passivo ma attivo: cambia il suo valore di resistenza equivalente in funzione dell'ingresso esattamente come fa l'elemento di pull-down → il comportamento dinamico è simmetrico e i tempi di transizione sono entrambi piccoli.

Si possono minimizzare i ritardi riducendo la costante di tempo, in particolare:

• la resistenza equivalente $R_O$ vista ai morsetti del condensatore → la corrente $I_O$ che scorre all'uscita diventa elevata;
• la capacità equivalente $C_I$ → il dispositivo deve essere piccolo (ad esempio, nel transistore MOS la capacità $C_{ox}$, cioè la capacità equivalente per unità di superficie, si estende all'intero volume moltiplicandola per l'area $A=W\cdot L$) → conferma la legge di Moore.

Ritardi di propagazione

Una variazione all'ingresso viene propagata all'uscita con un certo ritardo: si definisce tempo di propagazione della porta l'intervallo di tempo tra l'istante in cui il segnale d'ingresso ha il 50% di ampiezza e l'istante in cui il segnale d'uscita ha il 50% di ampiezza:

Tempo di propagazione di un invertitore

---

La costante di tempo, e quindi il tempo di transizione, dipende anche dalla parte capacitiva del carico: collegare l'invertitore a un circuito digitale con un numero di ingressi, detto fan out, troppo grande aumenta la capacità equivalente di carico, Template:Chiarire

Collegamento a bus

In un collegamento a bus non è noto a priori il numero di dispositivi logici connessi → bisogna evitare le collisioni, cioè due dispositivi non devono comunicare sul bus in contemporanea.

Uscita totem pole (TP)

Uscita totem pole

Collegare tra loro le uscite di più invertitori CMOS può essere pericoloso: siccome i vari segnali di controllo sono indipendenti tra loro, un'errata combinazione di essi può far andare l'alimentazione in cortocircuito. Template:Clear

Uscita a tre stati (3S)

Collegamento a bus con uscite a tre stati

In un collegamento a bus con uscite a tre stati, ogni circuito ha un segnale di enable, e i segnali di enable vengono attivati uno alla volta da un modulo di controllo per evitare le collisioni:

• segnale di enable $\text{OE}$ allo stato basso L: l'uscita del circuito è abilitata (come totem pole);
• segnale di enable $\text{OE}$ allo stato basso H: l'uscita del circuito viene disabilitata e assume un terzo stato Hi-Z (ad alta impedenza).

Il segnale di enable può essere rappresentato circuitalmente con un unico deviatore a 3 posizioni, di cui una corrisponde allo stato Hi-Z, oppure con un altro deviatore in serie all'uscita che abilita o disabilita l'uscita a seconda se chiuso o aperto:

Due rappresentazioni circuitali per l'uscita a tre stati

La non idealità del circuito aperto interpretato nello stato Hi-Z è rappresentabile con una corrente di perdita $I_{OZ}$.

L'uscita a tre stati è pericolosa se non si può garantire di poter attivare i segnali di enable solo uno alla volta. Template:Clear

Uscita a collettore aperto (OC)

Collegamento a bus con uscite a collettore aperto

L'uscita a collettore aperto (open drain) trova applicazione nella gestione delle richieste di interrupt, dove possono verificarsi più richieste alla volta.

Ogni stadio di uscita è realizzato con un solo interruttore nMOS verso massa.

Tutti gli stadi di uscita sono in parallelo e condividono un'unica resistenza di pull-up $R_{PU}$:

• wired or: la linea va nello stato basso L se anche una sola uscita è chiusa;
• wired and: la linea va nello stato alto H solo se tutte le uscite sono aperte.

Nel caso dell'inverter, l'interruttore è chiuso se l'ingresso è allo stato alto H e viceversa:

• operatore NOR (uscita 0 quando almeno uno degli ingressi è 1): basta che uno solo degli interruttori sia chiuso perché la linea scenda allo stato basso L;
• operatore NAND (uscita 0 quando tutti gli ingressi sono 1): tutti gli interruttori devono essere aperti perché la linea salga allo stato alto H.

Collegando $n$ carichi a $m$ uscite OC, è necessario scegliere una resistenza di pull-up $R_{PU}$ che garantisca la compabilità statica, cioè la corrente e la tensione non devono superare i valori limite riconosciuti dai carichi:

$\{\begin{array}{cc}{I}_R=m{I}_O-n{I}_I:& I_O<I_{OL}\vee I_O>I_{OH}\\ V_O=V_{AL}-I_R{R}_{PU}:& V_O<V_{OL}\vee V_O>V_{OH}\end{array}\Rightarrow I_R=\frac{V_{AL}-V_O}{R_{PU}}\{\begin{array}{c}>m{I}_{OH}+n{I}_{IH}\Rightarrow R_{PU}<R_{\text{max}}\\ <m{I}_{OL}+n{I}_{IL}\Rightarrow R_{PU}>R_{\text{min}}\end{array}$

La scelta del valore di resistenza $R_{PU}$ è quindi un compromesso tra due caratteristiche del dispositivo:

• $R_{PU}=R_{\text{min}}$: massimizza la velocità perché è minore la resistenza equivalente e quindi la costante di tempo $\tau$;
• $R_{PU}=R_{\text{max}}$: minimizza la potenza dissipata perché la corrente che scorre attraverso la resistenza $R_{PU}$ è minore.

Segnali differenziali digitali

Anche i segnali digitali possono essere trasmessi in modo differenziale: lungo due fili, entrambi riferiti al terzo filo di massa, scorrono due segnali digitali uno invertito all'altro, e il segnale logico di informazione è dato dalla loro differenza.

Vantaggi

• immunità ai disturbi dall'esterno;
• minor consumo: i gradini dei singoli segnali hanno metà ampiezza del segnale differenziale allo stato alto H → è richiesta una tensione di alimentazione minore di quella richiesta da un singolo segnale di modo comune di ampiezza doppia.