Elettronica applicata/Interconnessioni

Da testwiki.
Vai alla navigazione Vai alla ricerca

Template:Elettronica applicata In un circuito reale le interconnessioni hanno dei limiti fisici: per esempio, il segnale non viene trasportato istantaneamente da un'estremità all'altra ma subisce dei ritardi che si aggiungono ai ritardi dei circuiti logici, e avviene dispersione di energia perché le estremità non sono equipotenziali.[1]

L'analisi dell'integrità di segnale cerca di preservare la correttezza delle informazioni minimizzando la frequenza di clock.

Jitter

Il jitter tJ di un segnale periodico è la massima variazione del suo periodo:

tJ=TmaxTmin

Template:Clear

Il clock jitter tiene conto del jitter del clock che arriva al secondo flip-flop, e viene usato per determinare la massima frequenza di clock operativa:

Fmax=1TCO+TL+TSU+TJ

Template:Clear

Possono essere tenuti in conto anche i ritardi di propagazione dovuti alle interconnessioni:

Fmax=1TCO+TL+TSU+TJ+TP1+TP2+TP3

Template:Clear

Skew

Un circuito driver e un circuito ricevitore interconnessi tra loro si possono modellare l'uno con la sua resistenza equivalente RO in serie, e l'altro con la sua capacità equivalente CI in parallelo.[2]

Questi elementi parassiti introducono un ritardo di trasmissione tTX, che è composto unicamente dal tempo impiegato dal ricevitore a riconoscere la variazione di stato logico. Template:Clear

Tuttavia:

  • in un circuito reale i valori di resistenza e capacità parassita non sono definibili in modo preciso, perché è difficile realizzare fisicamente un circuito con gli esatti parametri elettrici teorici → questo determina tante possibili curve esponenziali per la tensione VC, che dipende dalla costante di tempo τ=ROCI;
  • lo stato logico non è definito tra VIL e VIH → il ricevitore può riconoscere la variazione di stato in qualsiasi istante mentre l'esponenziale attraversa questo campo di valori.

Lo skew tk è la massima variazione del tempo di trasmissione lungo un'interconnessione:

tK=tTXmaxtTXmin

Template:Clear

Il tempo di set-up tSU(R) del ricevitore è inferiore al tempo di set-up tSU(D) del driver a causa dello skew tK:

{t1=t0+tTXmin+tKt2=t0+tSU(D)+tTXmintSU(R)=t2t1=tSU(D)tK

Note

  1. Il corso non affronterà quest'ultimo aspetto.
  2. La resistenza RI in parallelo nel ricevitore è trascurabile in quanto molto alta.